Detail předmětu

PC systems

FEKT-CSPCAk. rok: 2019/2020

Vnitřní struktura počítačů PC a jejich komunikace s vnějším prostředím (přerušení, DMA, sériové rozhraní, grafické karty). Činnost obvodu se podrobně rozebírá s ohledem na návrh uživatelských karet. Pracuje se s PC v reálu (měření signálu na sběrnicích, návrh a oživování obvodů, karet, atd.). Signálové procesory TI a jejich spolupráce s PC. Vyžadují se základní znalosti programování v jazyce C nebo v Pascalu.

Jazyk výuky

angličtina

Počet kreditů

6

Garant předmětu

Ing. Soběslav Valach

Zajišťuje ústav

Ústav automatizace a měřicí techniky (UAMT)

Výsledky učení předmětu

Základní znalosti harware PC, zásady konstrukce a řízení I/O zařízení

Prerekvizity

Jsou požadovány znalosti na úrovni středoškolského studia.

Plánované vzdělávací činnosti a výukové metody

Metody vyučování zahrnují přednášky, počítačová cvičení ve kterých se řeší individulaní projekt.

Způsob a kritéria hodnocení

Podmínky pro úspěšné ukončení předmětu stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Osnovy výuky

1. ÚVOD – vymezení předmětu. Historický vývoj, současnost, nové trendy. Příklady použití.
2. HRADLOVÁ POLE – boolova algebra, logické funkce, registry D, J-K, latche, čítače, posuvné registry architektura CPLD a FPGA.
3. PERIFERIE PC – procesor Intel x86, shrnutí základů šíření signálů po sběrnicích, impedanční přizpůsobení, adresové prostory, řadič přerušení, řadič DMA. Obsluha přerušení. Sběrnice ISA, definice signálů.
4. SBĚRNICE I – časové průběhy sběrnice ISA(IOR, IOW, MEMR, MEMW), generovaní přerušeni a DMA. Sběrnice PCI – adresové prostory(konfigurační, IO, paměťový), definice signálů, bus master.
5. SBĚRNICE II – časové průběhy PCI, proprietární sběrnice.
6. HDL I - vyšší programovací jazyky ABEL, VHDL, stavové automaty – mooruv a mealyho , kódovaní stavových automatu, metastabilní stavy.
7. HDL II – příklady VHDL – klopné obvody, asynchronní/synchronní reset, clock enable, čítače, posuvné registry, stavové automaty, simulace zapojení – funkční, časová.
8. SIGNÁLOVÉ PROCESORY I – úvod, použití, architektury, periferie DSP, sběrnice.
9. SIGNÁLOVÉ PROCESORY II – instrukční sada DSP, pipeline, konflikty na sběrnici.
10. SIGNÁLOVÉ PROCESORY III – využití periferních zařízení pro komunikaci signálový procesor – PC
11. Vysokorychlostní komunikace – DDR, LVDS, synchronizace datových toků, kódování 8 na 10, sběrnice Express PCI.
12. Dynamické paměti DDR SDRAM, stavový řídící automat, připojování k hradlovým polím – signály DQS, využití DCM a BlockRAM v FPGA.
13. Komunikace pomocí optických vláken – Ethernet 1G, vliv útlumu vláken na rychlost a dosah, CWDM a 10G Ethernet.

Učební cíle

Cílem kurzu je seznámit studenty s konstrukcí PC na programátorské úrovni. Umožní pochopit činnost PC jako řídicího počítače v technologických procesech.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Doporučená literatura

MUELLER S. Personal Computer. Computer Press, 2001. 869 p. ISBN 80-7226-470-2. (EN)
BUDRUK S. PCI Express System Architecture. MindShare, Inc., 2013 1280 p. ISBN 13: 978-0-321-15630-3. (EN)

Zařazení předmětu ve studijních plánech

  • Program EEKR-BC bakalářský

    obor BC-AMT , 3. ročník, letní semestr, volitelný oborový

Typ (způsob) výuky

 

Přednáška

26 hod., nepovinná

Vyučující / Lektor

Ing. Soběslav Valach

Osnova

Struktura procesorů INTEL,I/O a paměťový prostor.
Základní instrukční soubor procesorů INTEL,komunikace s prostředím.
Paměťový prostor PC, XMS,EMS.
Sběrnice ISA, význam signálů a časování.
Zásady konstrukce I/O zařízení PC.
Hradlová pole,GAL a jejich použití v periferních zařízeních PC.
Paralelní a sériové porty,jejich obsluha.
Systém přerušení.
Obsluha a programování systému přerušení.
Časovače, využití a programování.
DMA.
Grafické rozhraní PC.
Sběrnice PCI.

Laboratorní cvičení

39 hod., nepovinná

Vyučující / Lektor

Ing. Soběslav Valach

Osnova

Návrhové systémy SYNARIO,VIEWLOGIC.
Návrhové systémy SYNARIO,VIEWLOGIC.
Návrhové systémy SYNARIO,VIEWLOGIC.
Návrh a realizace vlastní uživatelské desky s vývojovou I/O kartou.
Návrh a realizace vlastní uživatelské desky s vývojovou I/O kartou.
Návrh a realizace vlastní uživatelské desky s vývojovou I/O kartou.
Návrh a realizace vlastní uživatelské desky s vývojovou I/O kartou.
Návrh a realizace vlastní uživatelské desky s vývojovou I/O kartou.
Návrh a realizace vlastní uživatelské desky s vývojovou I/O kartou.
Návrh a realizace vlastní uživatelské desky s vývojovou I/O kartou.
Návrh a realizace vlastní uživatelské desky s vývojovou I/O kartou.
Návrh a realizace vlastní uživatelské desky s vývojovou I/O kartou.
Návrh a realizace vlastní uživatelské desky s vývojovou I/O kartou.