Detail předmětu

Mikroelektronické obvody

FEKT-MMEOAk. rok: 2011/2012

Požadavky kladené na integrované obvody. Postup návrhu, používané technologie (bipolární, CMOS, BiCMOS, HBiCMOS) a jejich vliv na celkové vlastnosti IO. Základní funkční bloky postup a metodika jejich návrhu pro využití v integrovaných strukturách VLSI. Seznámení s programovými balíky pro návrh integrovaných obvodů (CADENCE, Mentor Graphics, L-Edit), topologická návrhová pravidla, metodika uspořádání bloků integrovaného obvodu na úrovni čipu. Speciální kompenzační metody pro integrované struktury. Návrh IO zaměřený na RF a telekomunikační obvody.

Jazyk výuky

čeština

Počet kreditů

6

Garant předmětu

Ing. Daniel Bečvář, Ph.D.

Zajišťuje ústav

Ústav mikroelektroniky (UMEL)

Výsledky učení předmětu

Obvodový návrh základních bloků integrovaných obvodů. Optimalizace jejich vlastností, návrh topologie čipu. Problematika uspořádání struktur na čipu.

Prerekvizity

Jsou požadovány znalosti na úrovni bakalářského studia.

Plánované vzdělávací činnosti a výukové metody

Metody vyučování závisejí na způsobu výuky a jsou popsány článkem 7 Studijního a zkušebního řádu VUT.

Způsob a kritéria hodnocení

Podmínky pro úspěšné ukončení předmětu stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Učební cíle

Cílem je seznámení studentů s problematikou návrhu digitálních integrovaných obvodů.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Základní literatura

Baker, J.R.:"CMOS circuit design, layout and simulation", IEEE Press a Wiley Interscience, ISBN 0-471-70055-X, 2005
Wolf, W.: Modern VLSI design, Prentice Hall, 1994
Rabaey, J.M.:Digital integrated circuits., Prentice Hall, 1996

Zařazení předmětu ve studijních plánech

  • Program EEKR-M magisterský navazující

    obor M-TIT , 2. ročník, zimní semestr, volitelný oborový

  • Program EEKR-CZV celoživotní vzdělávání (není studentem)

    obor ET-CZV , 1. ročník, zimní semestr, volitelný oborový

Typ (způsob) výuky

 

Přednáška

39 hod., nepovinná

Vyučující / Lektor

Ing. Daniel Bečvář, Ph.D.

Osnova

Dělení IO, proces návrhu ASIC obvodů, používané technické prostředky (software)
Používané technologie (CMOS, HBiCMOS) a jejich vlastnosti. Technologické modely. Návrhová pravidla. Struktura MOS tranzistoru a její vlastnosti. Metodika návrhu topologie struktury MOST
Digitální model MOS tranzistoru, zpoždění signálu. Sériové spojení tranzistorů, vlastnosti.
Invertor-základní digitální buňka. DC charakteristika. Dynamické vlastnosti, kruhový oscilátor. Používané struktury invertorů. Návrh topologie buňky invertoru.
Základní statická logická hradla. DC charakteristiky. Dynamické vlastnosti. Návrh hradel na tranzistorové úrovni. Topologie logických členů na čipu. Vícevstupé a třístavové buňky.
Spínač CMOS, klopné obvody. Vlastnosti spínače, kompenzace, návrh topologie. Sériové spojování. Struktury klopných obvodů na tranzistorové úrovni, jejich návrh a vlstnosti. Topologie buňek klopných obvodů.
Dynamická logická hradla. Vlastnosti, porovnání se statickou logikou. Generátory nepřekrývajících se hodinových signálů. Dynamická hradla, složitější struktury (sčítačky, multiplexery atd.). Simulace dynamických logických struktur. Integrace dynamické logiky.
Logické buňky v BiCMOS technologii. Vlastnosti. Bipolární struktury v CMOS technologii. Struktura základních buňek. CMOS a ECL konvertor s využitím BiCMOS obvodů.
Paměťové struktury. Buňky DRAM a SRAM na tranzistorové úrovni. Dekodéry pro paměťové obvody. Časovací požadavky DRAM pamětí. Moderní DRAM struktury, typy architektur a topologie buňek.
Speciální struktury číslicových obvodů. Schmittův klopný obvod. Návrh, spínací charakteristika, aplikace. Multivibrátory. Monostabilní a astabilní multivibrátor, návrh, topologie buňek.
Číslicový fázový závěs. Fázový detektor. Napětím řízené oscilátory. Požadavky, návrh a topologie. Aplikace.
Jazyk VHDL.
Nové principy pro návrh a výrobu IO.Měření a testování IO ve výrobě.

Cvičení na počítači

26 hod., povinná

Vyučující / Lektor

Ing. Daniel Bečvář, Ph.D.

Osnova

Seznámení s používanými nástroji pro návrh IO(CADENCE, Mentor Graphics).
Návrhová pravidla pro topologie čipu. Typy a struktura technologických modelů.
Vlastnosti technologií. Chyby způsobené technologiemi a jejich kompenzace vhodným návrhem topologie.
Topologie MOS tranzistoru.
Invertor. Druhy, návrh a topologie.
Statická logická hradla. Druhy, návrh a topologie.
Klopné obvody. Návrh, topologie.
Dynamická logika. Struktury, návrh, topologie.
BiCMOS logika. Druhy hradel, návrh a topologie.
Paměťové buňky. Používané struktury. Návrh bloků.
Multivibrátory, Schmittuv KO. Návr, topologie.
Číslicový fázový závěs
Shrnutí a opakování.