Detail projektu

Architektury paralelních a vestavěných počítačových systémů

Období řešení: 1.1.2014 — 31.12.2016

Zdroje financování

Vysoké učení technické v Brně - Vnitřní projekty VUT

- plně financující (1. 1. 2014 - 31. 12. 2015)

O projektu

Podstatou projektu je vytvoření nových metod návrhu, testování, rekonfigurace, optimalizace a adaptace vestavěných systémů a využítí zejména paralelního přístupu k řešení výpočetních problémů. Projekt integruje pracovníky a doktorandy Ústavu počítačových systémů FIT VUT v Brně tak, aby bylo možné řešit složité inženýrské problémy, které vyžadují experty v různých oblastech.

Označení

FIT-S-14-2297

Originální jazyk

čeština

Řešitelé

Útvary

Ústav počítačových systémů
- odpovědné pracoviště (1.1.1989 - nezadáno)
Ústav počítačových systémů
- interní (1.1.2014 - 31.12.2016)
Fakulta informačních technologií
- příjemce (1.1.2014 - 31.12.2016)

Výsledky

KOTÁSEK, Z.; PODIVÍNSKÝ, J. Verification of Robot Controller for Evaluating Impacts of Faults in Electro-mechanical Systems. Proceedings of the 4th Prague Embedded Systems Workshop. Roztoky u Prahy: 2016. p. 0-0.
Detail

SZURMAN, K.; MIČULKA, L.; KOTÁSEK, Z. Towards a State Synchronization Methodology for Recovery Process after Partial Reconfiguration of Fault Tolerant Systems. Proceedings of the 4th Prague Embedded Systems Workshop. Roztoky u Prahy: 2016. p. 0-0. ISBN: 978-80-01-05984-5.
Detail

ČEKAN, O.; KOTÁSEK, Z. Software-implemented Fault-Tolerant Program Generation. Proceedings of the 4th Prague Embedded Systems Workshop. Roztoky u Prahy: 2016. p. 13-13. ISBN: 978-80-01-05984-5.
Detail

PODIVÍNSKÝ, J.; ZACHARIÁŠOVÁ, M.; KOTÁSEK, Z. Radiation Impact on Mechanical Application Driven by FPGA-based Controller. Proceedings of The Fourth Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale. Grenoble: COST, European Cooperation in Science and Technology, 2015. p. 13-16.
Detail

ČEKAN, O.; ZACHARIÁŠOVÁ, M.; KOTÁSEK, Z. Universal Pseudo-random Generation of Assembler Codes for Processors. Proceedings of The Third Workshop on Manufacturable and Dependable Multicore Architectures at Nanoscale. Grenoble: COST, European Cooperation in Science and Technology, 2015. p. 70-73.
Detail

GROEN, D.; CHACRA, D.; NASH, R.; JAROŠ, J.; BERNABEU, M.; COVENEY, P. Weighted Decomposition in High-Performance Lattice-Boltzmann Simulations: Are Some Lattice Sites More Equal than Others?. In Solving Software Challengesfor Exascale. Lecture Notes in Computer Science. Stockholm: Springer Verlag, 2015. p. 28-38. ISBN: 978-3-319-15975-1.
Detail

MATOUŠEK, J. Addressing Issues in Research on Packet Classification in Core Networks. Brno: Faculty of Information Technology BUT, 2019. p. 0-0.
Detail

ČEKAN, O.; KOTÁSEK, Z. Random Test Stimuli Generation Based on a Probabilistic Grammar. Proceedings of the 5th Prague Embedded Systems Workshop. Roztoky u Prahy: Faculty of Information Technology, Czech Technical University, 2017. p. 43-44. ISBN: 978-80-01-06178-7.
Detail

NIKL, V.; HRADECKÝ, M.; JAROŠ, J.; KELEČÉNI, J. The investigation of the ARMv7 and Intel Haswell architectures suitability for performance and energy-aware computing. In High Performance Computing. Lecture Notes in Computer Science. Cham: Springer International Publishing, 2017. p. 377-393. ISBN: 978-3-319-58666-3.
Detail

GROCHOL, D.; SEKANINA, L. Comparison of Parallel Linear Genetic Programming Implementations. In Recent Advances in Soft Computing: Proceedings of the 22nd International Conference on Soft Computing (MENDEL 2016) held in Brno, Czech Republic, at June 8-10, 2016. Cham: Springer International Publishing, 2017. p. 64-76. ISBN: 978-3-319-58088-3.
Detail

MATOUŠEK, D.; KOŘENEK, J.; PUŠ, V. High-speed Regular Expression Matching with Pipelined Automata. In Proceedings of the 2016 International Conference on Field Programmable Technology. Xi'an: IEEE Computer Society, 2016. p. 93-100. ISBN: 978-1-5090-5602-6.
Detail

HYRŠ, M.; SCHWARZ, J. Advanced Parallel Copula Based EDA. In 2016 IEEE Symposium Series on Computational Intelligence. Athens: Institute of Electrical and Electronics Engineers, 2016. p. 1-8. ISBN: 978-1-5090-4239-5.
Detail

GROCHOL, D. Evoluční hardware v síťových aplikacích. Počítačové architektury a diagnostika PAD 2016. Bořetice: Fakulta informačních technologií VUT v Brně, 2016. s. 57-60. ISBN: 978-80-214-5376-0.
Detail

HYRŠ, M.; SCHWARZ, J. Kopulové EDA algoritmy. Počítačové architektury & diagnostika PAD 2016. Bořetice: Fakulta informačních technologií VUT v Brně, 2016. s. 105-108. ISBN: 978-80-214-5376-0.
Detail

MRÁZEK, V. Evoluční snižování příkonu: Od obvodů na úrovni tranzistorů po neuronové sítě na čipu. Počítačové architektury a diagnostika PAD 2016. Bořetice: Fakulta informačních technologií VUT v Brně, 2016. s. 61-64. ISBN: 978-80-214-5376-0.
Detail

MRÁZEK, V.; VAŠÍČEK, Z. Automatic Design of Arbitrary-Size Approximate Sorting Networks with Error Guarantee. In Power and Timing Modeling, Optimization and Simulation (PATMOS), 2016 26rd International Workshop on. Bremen: Institute of Electrical and Electronics Engineers, 2016. p. 221-228. ISBN: 978-1-5090-0733-2.
Detail

ŠIMEK, V.; TESAŘ, R.; RŮŽIČKA, R.; CRHA, A. Modelling and Physical Implementation of Ambipolar Components Based on Organic Materials. In Proceedings of the 28th International Conference on Microelectronics (ICM 2016). Cairo: IEEE Circuits and Systems Society, 2016. p. 341-344. ISBN: 978-1-5090-5721-4.
Detail

LOJDA, J.; PODIVÍNSKÝ, J.; KRČMA, M.; KOTÁSEK, Z. HLS-based Fault Tolerance Approach for SRAM-based FPGAs. In Proceedings of the 2016 International Conference on Field Programmable Technology. Xi'an: IEEE Computer Society, 2016. p. 301-302. ISBN: 978-1-5090-5602-6.
Detail

ČEKAN, O.; PODIVÍNSKÝ, J.; KOTÁSEK, Z. Random Stimuli Generation Based on a Stochastic Context-Free Grammar. In Proceedings of the 2016 International Conference on Field Programmable Technology. Xi'an: IEEE Computer Society, 2016. p. 295-296. ISBN: 978-1-5090-5602-6.
Detail

PODIVÍNSKÝ, J.; ČEKAN, O.; LOJDA, J.; KOTÁSEK, Z. Functional Verification as a Tool for Monitoring Impact of Faults in SRAM-based FPGAs. In Proceedings of the 2016 International Conference on Field Programmable Technology. Xi'an: IEEE Computer Society, 2016. p. 293-294. ISBN: 978-1-5090-5602-6.
Detail