Cílem diplomové práce byla implementace superskalárního procesoru architektury RISC-V. Po podrobné analýze padla volba na dvoucestný procesor se zpracováním instrukcí v pořadí s důrazem na malou plochu a nízkou spotřebu procesoru.

Z pozice vedoucího práce hodnotím práci jako velice náročnou. Vlastní návrh a analýza procesoru s vyhodnocením různých přístupů a jejich nároků zabrala téměř rok práce. Neméně náročná byla i vlastní implementace a testování navrženého procesoru, který obsahuje vyšší desítky signálů, mnoho funkčních jednotek a komplexní systém předávání výsledků mezi stupni linky.

S výsledky práce jsem velice spokojený, zvažujeme další vývoj, hardwarovou realizaci a publikaci na odborném fóru v oblasti návrhu RISC-V procesorů.

Práce dosud nebyla publikována, avšak plánuje se sepsání článku na konferenci v oblasti návrhu procesorů RISC-V.

Student byl během řešení práce velice aktivní. Přestože řešení trvalo čtyři semestry, pracoval aktivně po celou dobu řešení. V pravidelných čtrnáctidenních intervalech podrobně prezentoval aktuální stav práce a diskutoval možné směry vývoje. Zde je nutné podotknout, že schůzky trvaly  60 až 90 minut a byly vyplněny produktivní prací. S aktivitou jsem tak byl velice spokojený.

Vlastí implementace je dobře zdokumentována a postup vývoje uchován v repositáři GitLab s 250 commity.

Stupeň hodnocení: zadání splněno

Domnívám se, že jednotlivé požadavky plynoucí ze zadání této diplomové práce byly naplněny.

Technická zpráva je členěna do celkem 6 hlavních kapitol a několika doprovodných příloh, přičemž výsledek působí velmi utříbeným a kompaktním dojmem. Z pohledu čtenáře bych přístup k vedení výkladu označil za velmi solidní a to zvlášť za situace, kdy je technická zpráva sepsána v angličtině.

Popis implementace jednotlivých prvků superskalární architektury RISC-V však mohl být v rámci 4. kapitoly zpracován poněkud detailněji a taktéž doplněn např. o vhodně zvolené implementační detaily na úrovni popisu v jazyce SystemVerilog či signálové průběhy při ověřování jejich funkčnosti.

Zde jsem nenarazil na žádné evidentní nedostatky. 

Dosažené výsledky mohou být použity pro výukové či demonstrační účely v předmětech z oblasti číslicového hardware či architektury procesorů. Rovněž se domnívám, že vzhledem k flexibilitě a kvalitnímu zdokumentování lze realizační výstup chápat i coby pomyslný odrazový můstek v budoucích projektech, které se mohou věnovat rozšíření zde vzniknuvší architektury RISC-V o další specifické prvky či její optimalizaci.