diplomová práce

Využití obvodů FPGA ve víceúrovňových měničích

Text práce 18.92 MB

Autor práce: Ing. Juraj Repčík

Ak. rok: 2016/2017

Vedoucí: doc. Ing. Lukáš Fujcik, Ph.D.

Oponent: Ing. Michal Pavlík, Ph.D.

Abstrakt:

Tento projekt zkoumá vybrané způsoby implementace víceúrovňových měničů do praxe. V předložené práci je do hloubky prezentována tzv. ANPC (Active Neutral Point Clamped) pětiúrovňová topologie. Autor se v práci zaměřuje zejména na návrh technického řešení experimentálního vzorku a implementaci řídicích algoritmů jako jsou aktivní řízení napětí na pomocném kondenzátoru nebo aktivní balancování vstupního kapacitního děliče. Pro aplikaci zmíněných struktur byl vybrán moderní digitální integrovaný obvod, který slučuje mikroprocesor a FPGA do jednoho systému. Výsledný měnič umožňuje autonomní provoz a umožňuje generovat přesné a stabilní výstupní napětí.

Klíčová slova:

Víceúrovňový měnič, ANPC měnič, FPGA, IGBT, PWM

Termín obhajoby

07.06.2017

Výsledek obhajoby

obhájeno (práce byla úspěšně obhájena)

znamkaBznamka

Klasifikace

B

Průběh obhajoby

Student seznámil státní zkušební komisi s řešením své diplomové práce v anglickém jazyce a zodpověděl na otázky oponenta. Otázky komise (V českém jazyce): Zabýval jste se kapacitní / indukční zátěží v práci? Kdyby jste chtěl zvýšit potlačení rušení, co by jste udělal? Student zodpověděl na otázky položené komisí a diskutoval s komisí o nich.

Jazyk práce

angličtina

Fakulta

Fakulta elektrotechniky a komunikačních technologií

Ústav

Ústav mikroelektroniky

Studijní program

Elektrotechnika, elektronika, komunikační a řídicí technika (EEKR-M1)

Studijní obor

Mikroelektronika (M1-MEL)

Složení komise

doc. Ing. Jiří Háze, Ph.D. (předseda)
prof. Ing. Roman Šotner, Ph.D. (místopředseda)
doc. Ing. František Urban, CSc. (člen)
doc. Ing. Alexandr Knápek, Ph.D. (člen)
prof. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D. (člen)

Posudek vedoucího
doc. Ing. Lukáš Fujcik, Ph.D.

Posudek je v příloze pdf. Výsledný počet bodů navržený vedoucím: 98

Známka navržená vedoucím: A

Soubor vložený vedoucím Velikost
Posudek vedoucího práce [.pdf] 120,98 kB

Posudek oponenta
Ing. Michal Pavlík, Ph.D.

V úvodu musím kladně hodnotit, že text diplomové práce je psán v anglickém jazyce, což jistě  zvýší možnosti prezentace studenta při pohovorech v zahraničních firmách. Nicméně ač jde o celkově dobře čitelný text, v několika případech je větná konstrukce velmi těžce pochopitelná.

Hlavní kritika ovšem směřuje k prezentaci vytvořeného systému. I když je na obr. 4.1 naznačeno blokové schéma systému je toto schéma z mého pohledu naprosto nedostatečné. Obdobně jako ve zbytku práce je akcentována implementace logiky v FPGA. Bohužel v případě blokového schématu bych ocenil rozkreslení hardwarové části systému. V práci rovněž chybí kompletní schéma, takže získat ponětí o tom, kde se např. nachází výstupní filtr, je možné pouze spekulací.

Na závěr, text je plný zkratek, ale jejich seznam chybí, takže čtenář se neustále ztrácí. Proto hodnotím práci stupněm B Otázky k obhajobě:
  1. Proč výstupní LC fitr obsahuje rezistor v sérii? Proč byla zvolena právě hodnota 3.9Ohm? Proč nebyl tento filtr tlumen?
  2. Proč byl pro výstupní filtr volen zlomový kmitočet 3.7kHz, když kmitočet PWM je uvažovaný 12.2kHz?
  3. Jaký typ létajícího kondenzátoru ("flying capacitor") je použitelný v obvodu? Jaké jsou omezení? (ESR, ESL, stárnutí)
Výsledný počet bodů navržený oponentem: 80

Známka navržená oponentem: B

Odpovědnost: Mgr. et Mgr. Hana Odstrčilová