Detail předmětu

Vybrané statě z výkonové elektroniky a elektrických pohonů

FEKT-DPC-VE1Ak. rok: 2023/2024

Problematika ringingu rychlých spínacích polovodičů MOS-FET, SiC MOS-FET a GaN MOS-FET, problematika obvodové realizace budičů pro tyto tranzistory, odlehčovací obvody vypínacího děje (ztrátové a bezeztrátové), parazitní jevy v silových obvodech DC/DC měniče s rychlými spínacími polovodiči - vliv rozptylu transformátoru, parazitních kapacit transformátoru a přechodu C-E tranzistorů, doptředný a zpětný zotavovací děj diod, eliminace důsledků těchto jevů. Vliv skin-efektu a proximity efektu ve vinutí, souvislosti geometrického uspořádání silového obvodu a budiče, problematika EMC.

Jazyk výuky

čeština

Počet kreditů

4

Garant předmětu

doc. Ing. Pavel Vorel, Ph.D.

Zajišťuje ústav

Ústav výkonové elektrotechniky a elektroniky (UVEE)

Vstupní znalosti

1. Základní znalost topologie silových obvodů DC/DC a DC/AC měničů.
2. Základní znalosti problematiky zapínacího a vypínacího děje spínacího tranzistoru.
3. Základní znalosti v problematice budičů výkonových tranzistorů.
4. Základní znalosti návrhu impulzních transformátorů a tlumivek.

Pravidla hodnocení a ukončení předmětu

Ústní závěrečná zkouška - max 70 bodů
Studijní výsledky jsou ověřovány průběžně během semestru na základě diskuze nad mírou pochopení probírané problematiky - max. 30 bodů.

Učební cíle

Cílem předmětu je prohloubení znalostí v oblasti techniky pulzních měničů, netradičních topologií silových obvodů, aplikace moderních spínacích polovodičů a souvisejících parazitních jevů.
Absolvent rozumí pojmu ringing a zná mechanismy jeho vzniku.
Absolvent ovládá možnosti elminace ringingu konstrukcí silového obvodu a budiče.
Absolvent umí konstruovat koncové stupně budičů pro tranzistory SiC MOS-FET a GaN MOS-FET
Absolvent ovládá zapojení odlehčovacích obvodů.
Absolvent detailně rozumí vybraným typům rezonančních a kvazirezinančních měničů.
Absolvent umí navrhnout pulzní transformátor a tlumivku měniče včetně zohlednění skin-efektu a proximity-efektu.
Absolvent umí konstruovat silové obvody s extrémně rychlými polovodiči a dokáže se vypořádat se zesílenými parazitnimi jevy, jež se zde vyskytují.
Absolvent dokáže správně interpretovat zkreslení měření v silových obvodech.
Absolvent umí navrhnout odrušovací filtry měniče a dokáže konstruovat řídicí obvody odolné vůči rušení obvodů silových.

Základní literatura

Patočka, M.: Magnetické jevy a obvody ve výkonové elektronice, měřicí technice a silnoproudé elektrotechnice. V Brně: VUTIUM, 2011. ISBN 978-80-214-4003-6. (CS)
Patočka, M.: Vybrané statě z výkonové elektroniky, svazek 1, skriptum FEKT VUT Brno (CS)
Patočka, M.: Vybrané statě z výkonové elektroniky, svazek 2, skriptum FEKT VUT Brno (CS)
Bose, B.K.: Power electronics and AC Drives. Prentice Hall 1986 (CS)

Zařazení předmětu ve studijních plánech

  • Program DPC-EKT doktorský, libovolný ročník, zimní semestr, povinně volitelný
  • Program DPC-KAM doktorský, libovolný ročník, zimní semestr, povinně volitelný
  • Program DPC-MET doktorský, libovolný ročník, zimní semestr, povinně volitelný
  • Program DPC-SEE doktorský, libovolný ročník, zimní semestr, povinně volitelný
  • Program DPC-TLI doktorský, libovolný ročník, zimní semestr, povinně volitelný
  • Program DPC-TEE doktorský, libovolný ročník, zimní semestr, povinně volitelný

Typ (způsob) výuky

 

Seminář

39 hod., nepovinná

Vyučující / Lektor

doc. Ing. Pavel Vorel, Ph.D.

Osnova

Témata jednotlivých seminářů jsou uvedena v e-learningu portálu VUT