Detail předmětu

Subsystémy PC

FEKT-BPC-SPCAk. rok: 2022/2023

Vnitřní struktura počítačů PC a jejich komunikace s vnějším prostředím (přerušení, DMA, sériové rozhraní, grafické karty). Činnost obvodu se podrobně rozebírá s ohledem na návrh uživatelských karet. Pracuje se s PC v reálu (měření signálu na sběrnicích, návrh a oživování obvodů, karet, atd.). Signálové procesory TI a jejich spolupráce s PC. Vyžadují se základní znalosti programování v jazyce C nebo v Pascalu.

Jazyk výuky

čeština

Počet kreditů

4

Výsledky učení předmětu

- navrhnout jednoduchou periferii PC
- sestavovat logické obvody a sítě
- popsat funkci sběrnic ISA, PCI a PCI Express
- popsat vlastnosti a funkce hradlových polí
- posoudit a odhadnout výhody implementace hradlových polí a signálových procesorů jako periferie PC
- popsat mechanizmy zpracování přerušení
- diskutovat výhody a nevýhody jednotlivých sběrnic v počítačích třídy PC

Prerekvizity

Vyžadují se základní znalosti programování v jazyce C, znalost booleovy algebry, logických a sekvenčních obvodu.
Práce v laboratoři je podmíněna platnou kvalifikací „osoby poučené“, kterou musí studenti získat před zahájením výuky. Informace k této kvalifikaci jsou uvedeny ve Směrnici děkana Seznámení studentů s bezpečnostními předpisy.

Plánované vzdělávací činnosti a výukové metody

Metody vyučování zahrnují přednášky, počítačová cvičení ve kterých se řeší individulaní projekt.

Způsob a kritéria hodnocení

Laboratorní cvičení + projekt: 50 bodů
Písemná zkouška: 50 bodů
Podmínky pro úspěšné ukončení předmětu stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Osnovy výuky

1. Úvod to problematiky systému PC a jejich použití v automatizaci a zpracování signálů, architektura PC.
2. Základní vlastnosti sběrnic a jejich parametry, typy signálů, logické úrovně, impedanční přizpůsobení vedení.
3. Sběrnice ISA, PCI I, PCI II, PCI Express I, PCI Express II.
4. Nástroje pro připojení na sběrnice, hradlová pole FPGA architektura.
5. Architektura FPGA, transceivery, komunikace, rozhraní Ethernet (10Mbit – 100Gbit) fyzická vrstva PHY.
6. AD/DA převodníky LVDS, JESD20B, vlastnosti plošných spojů, vlastnosti hodinových signálů, fázové šumy.
7. Obrazové snímače, kabelové spoje (optické a metalické).
8. Signálové procesory DSP.
9. Opakování prostor pro dotazy a zájmová témata dle návrhu studentů.

Učební cíle

Cílem kurzu je seznámit studenty s konstrukcí PC na programátorské úrovni. Umožní pochopit činnost PC jako řídicího počítače v technologických procesech.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Základní literatura

MUELLER S. Personal Computer. Computer Press, 2001. 869 p. ISBN 80-7226-470-2. (EN)
BUDRUK S. PCI Express System Architecture. MindShare, Inc., 2013 1280 p. ISBN 13: 978-0-321-15630-3. (EN)

Zařazení předmětu ve studijních plánech

  • Program BPC-AMT bakalářský, 3. ročník, zimní semestr, povinně volitelný

Typ (způsob) výuky

 

Přednáška

26 hod., nepovinná

Vyučující / Lektor

Laboratorní cvičení

26 hod., povinná

Vyučující / Lektor