Přístupnostní navigace
E-přihláška
Vyhledávání Vyhledat Zavřít
Detail publikačního výsledku
GAJDA, Z.; SEKANINA, L.
Originální název
Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design
Anglický název
Druh
Stať ve sborníku mimo WoS a Scopus
Originální abstrakt
V článku je ukázáno, že evoluční návrh obvodů vedený na úrovni hradel umožňuje generovat inovativní řešení i na úrovni tranzistorů. Pomocí nekonvenčních hradel NAND/NOR a NOR/NAND byly nalezeny nové implementace sčítaček a majoritních obvodů, které obsahují méně tranzistorů než existující řešení. Použití nekonvenčních hradel rovněž vedlo k zjednodušení problému pro evoluční algoritmus.
Anglický abstrakt
Klíčová slova
digital circuit, evolutionary design, cartesian genetic programming
Klíčová slova v angličtině
Autoři
Vydáno
13.07.2007
Nakladatel
Association for Computing Machinery
Místo
New York
ISBN
9781595936974
Kniha
2007 Genetic and Evolutionary Computation Conference
Strany od
245
Strany do
252
Strany počet
8
URL
http://www.fit.vutbr.cz/~sekanina/publ/gecco07/gajda-sekanina.pdf
BibTex
@inproceedings{BUT28799, author="Zbyšek {Gajda} and Lukáš {Sekanina}", title="Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design", booktitle="2007 Genetic and Evolutionary Computation Conference", year="2007", pages="245--252", publisher="Association for Computing Machinery", address="New York", isbn="9781595936974", url="http://www.fit.vutbr.cz/~sekanina/publ/gecco07/gajda-sekanina.pdf" }