Zapojení pro rychlý výpočet kontrolního součtu CRC obvodem připojeným přímo ke sběrnici pro přenos datových paketů

Circuit for quickly calculating CRC checksum by a circuit connected directly to the data packet bus

Patent

Vynález se týká zapojení pro rychlý výpočet kontrolního součtu CRC (Cyclic Redundancy Check, tedy cyklický redundantní součet) obvodem připojeným přímo ke sběrnici pro přenos datových paketů. Hlavním přínosem navrhované architektury je umožnění efektivního výpočtu nezávislých CRC hodnot pro více paketů přenášených na sběrnici paralelně, tedy v jednom datovém slově nebo-li cyklu synchronizačního hodinového signálu. Architektura zapojení je flexibilní a podporuje zpracování obecných datových paketů libovolné variabilní délky, které nemusí být zarovnány na slova sběrnice. Architekturu zapojení je možné beze změny využít pro výpočet CRC součtů libovolné datové šířky popsané libovolným generujícím polynomem.

The invention is a circuit for quickly calculating a CRC (Cyclic Redundancy Check) checksum by a circuit connected directly to a data packet bus. The main benefit of the proposed architecture is to efficiently calculate independent CRC values for multiple packets transmitted on the bus in parallel, i.e. in one data word or cycle of the synchronization clock signal. The connection architecture is flexible and supports the processing of general data packets of any variable length, which do not have to be aligned to bus words. The connection architecture can be used without change to calculate the CRC sums of any data width described by any generating polynomial.

Cyclic Redundancy Check, CRC, vysokorychlostní, hardwarova architektura

Cyclic Redundancy Check, CRC, high-speed, hardware architecture

308855

06.06.2018

02.06.2021

CESNET, z.s.p.o.

K využití výsledku jiným subjektem je vždy nutné nabytí licence

https://isdv.upv.cz/doc/FullFiles/Patents/FullDocuments/308/308855.pdf