Detail aplikovaného výsledku

Method and an apparatus for automatic processor design and verification

PŘIKRYL, Z.; HUSÁR, A.; MASAŘÍK, K.; HRUŠKA, T.

Originální název

Method and an apparatus for automatic processor design and verification

Anglický název

Method and an apparatus for automatic processor design and verification

Druh

Patent

Originální abstrakt

see http://patft.uspto.gov/netacgi/nph-Parser?Sect1=PTO1&Sect2=HITOFF&d=PALL&p=1&u=%2Fnetahtml%2FPTO%2Fsrchnum.htm&r=1&f=G&l=50&s1=9235669.PN.&OS=PN/9235669&RS=PN/9235669

Anglický abstrakt

see http://patft.uspto.gov/netacgi/nph-Parser?Sect1=PTO1&Sect2=HITOFF&d=PALL&p=1&u=%2Fnetahtml%2FPTO%2Fsrchnum.htm&r=1&f=G&l=50&s1=9235669.PN.&OS=PN/9235669&RS=PN/9235669

Klíčová slova

processor design, verification

Klíčová slova v angličtině

processor design, verification

Číslo patentu

US9235669

Datum přihlášky

18.04.2014

Datum zápisu

12.01.2016

Datum skončení platnosti

18.04.2034

Vlastník

Codasip s.r.o.

Licenční poplatek

Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence

URL

http://patft.uspto.gov/netacgi/nph-Parser?Sect1=PTO1&Sect2=HITOFF&d=PALL&p=1&u=%2Fnetahtml%2FPTO%2Fsrchnum.htm&r=1&f=G&l=50&s1=9286268.PN.&OS=PN/9286268&RS=PN/9286268