Přístupnostní navigace
E-přihláška
Vyhledávání Vyhledat Zavřít
Detail publikačního výsledku
SMÉKAL, D.; FROLKA, J.; HAJNÝ, J.
Originální název
Acceleration of AES Encryption Algorithm Using Field Programmable Gate Arrays
Anglický název
Druh
Článek WoS
Originální abstrakt
This article deals with encryption on Field Programmable Gate Array (FPGA). The first part describes current state of symmetric and asymmetric cryptography. The following part focuses on the AES algorithm and its implementation in VHDL language. The last part shows testing results of mentioned implementation on card NFB-40G2 containing FPGA from Xilinx series Virtex-7.
Anglický abstrakt
Klíčová slova
AES, FPGA, VHDL, implementation, encryption, decryption, AddRoundKey, SubBytes, ShiftRows, MixColumns, NetCOPE
Klíčová slova v angličtině
Autoři
Rok RIV
2017
Vydáno
05.10.2016
Nakladatel
IFAC-PapersOnLine
Kniha
14th IFAC Conference on Programmable Devices and Embedded Systems - PDeS 2016
ISSN
2405-8963
Periodikum
Svazek
49
Číslo
25
Stát
Spojené království Velké Británie a Severního Irska
Strany od
384
Strany do
389
Strany počet
6
URL
http://www.sciencedirect.com/science/article/pii/S2405896316327136
BibTex
@article{BUT127756, author="David {Smékal} and Jakub {Frolka} and Jan {Hajný}", title="Acceleration of AES Encryption Algorithm Using Field Programmable Gate Arrays", journal="IFAC-PapersOnLine", year="2016", volume="49", number="25", pages="384--389", doi="10.1016/j.ifacol.2016.12.075", issn="2405-8971", url="http://www.sciencedirect.com/science/article/pii/S2405896316327136" }