Detail publikačního výsledku

Pipelined LFSR Counters

KOLOUCH, J.

Originální název

Pipelined LFSR Counters

Anglický název

Pipelined LFSR Counters

Druh

Stať ve sborníku v databázi WoS či Scopus

Originální abstrakt

Fast LFSR counter modifications with the cycle length different than the basic one suitable for implementation in FPGA devices are suggested. Example of VHDL code for 15-bit full cycle counter is given.

Anglický abstrakt

Fast LFSR counter modifications with the cycle length different than the basic one suitable for implementation in FPGA devices are suggested. Example of VHDL code for 15-bit full cycle counter is given.

Klíčová slova

LFSR counter, FPGA, pipelining, VHDL

Klíčová slova v angličtině

LFSR counter, FPGA, pipelining, VHDL

Autoři

KOLOUCH, J.

Rok RIV

2011

Vydáno

28.04.2004

Místo

Bratislava

ISBN

80-227-2017-8

Kniha

Radioelektronika 2004, Conference Proceedings

Svazek

2004

Strany od

335

Strany počet

4

BibTex

@inproceedings{BUT10846,
  author="Jaromír {Kolouch}",
  title="Pipelined LFSR Counters",
  booktitle="Radioelektronika 2004, Conference Proceedings",
  year="2004",
  volume="2004",
  pages="4",
  address="Bratislava",
  isbn="80-227-2017-8"
}