Detail předmětu

Signálové procesory

FEKT-MSPRAk. rok: 2009/2010

Definice signálového procesoru, jeho odlišnosti od ostatních mikroprocesorů. Generace a jejich výrazné znaky, trendy vývoje. Základní architektury signálových procesorů. Signálové procesory s pevnou řádovou čárkou firmy Freescale. Jádro procesoru a souhrn periferií. Mapování pamětí. Vývojové prostředky. Instrukční soubor a způsob jeho použití. Souvislost s programováním v jazyce C. Souhrn kanonických a nekanonických struktur pro implementaci číslicových filtrů typu IIR a FIR na signálovém procesoru. Algoritmus typu LMS a jeho implementace. Struktura algoritmu FFT a jeho typy. Signálové procesory s pohyblivou řádovou čárkou a jejich odlišnosti. Standard IEEE-754, formáty čísel v pevné a pohyblivé řádové čárce. Algoritmy zpracování v reálném čase. Signálové procesory s architekturou typu VLIW. Návaznost na vyšší programovací jazyky, intrinsic funkce, pragma příkazy

Jazyk výuky

čeština

Počet kreditů

6

Garant předmětu

doc. Ing. Petr Sysel, Ph.D.

Zajišťuje ústav

Ústav telekomunikací (UTKO)

Výsledky učení předmětu

Student bude umět navrhnout a upravit algoritmy číslicového zpracování signálů pro implementaci na signálovém procesoru. Bude znát základní architektury signálových procesorů, jejich vlastnosti a využití v praktických aplikacích.

Prerekvizity

Jsou požadovány základní znalosti z oblasti číslicového zpracování signálů a mikroprocesorové techniky.

Plánované vzdělávací činnosti a výukové metody

Metody vyučování závisejí na způsobu výuky a jsou popsány článkem 7 Studijního a zkušebního řádu VUT.

Způsob a kritéria hodnocení

Řešení zadaného projektu 15 bodů
Test ve cvičeních 7 bodů
Úlohy ve cvičeních 8 bodů
Ústní zkouška 70 bodů

Osnovy výuky

1. Dělení do generací, společné vlastnosti signálových procesorů, von Neumannova a harvardská architektura, paralelní architektura.
2. Formáty zobrazení čísel, vlastnosti signálových procesorů s pevnou řádovou čárkou.
3. Vliv kvantování na implementaci číslicových filtrů.
4. Implementace číslicových filtrů typu FIR a IIR v signálových procesorech.
5. Implementace algoritmu rychlé Fourierovy transformace.
6. Architektura signálových procesorů firmy Freescale, aritmeticko-logická jednotka.
7. Adresovací jednotka, modulo adresování, bitově reverzní adresování.
8. Řadič programu, časový popis činnosti, zřetězené zpracování instrukcí, hardwarové cykly.
9. Sběrnice, připojení vnějších prvků.
10. Periferie na čipu, řadič DMA, obsluha přerušení.
11. Skladba a zápis programu v asembleru.
12. Návaznost na vyšší programovací jazyky, vývojová prostředí, intrinsic funkce, pragma příkazy.
13. Prostředky simulace a emulace.

Učební cíle

Cílem předmětu je seznámit studenty s architekturou a základními vlastnostmi signálových procesorů s pevnou a pohyblivou čárkou, popsat způsob programování v asembleru a uvést souvislost s vyššími programovacími jazyky. Je uvedena implementace algoritmů lineární a adaptivní číslicové filtrace a spektrální analýzy s FFT.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

přednášky jsou nepovinné
počítačová cvičení jsou povinná
odevzdání samostatného projektu je povinné

Základní literatura

SMÉKAL, Z., VÍCH, R.: Signal Processing on Digital Signal Processors (Zpracování signálů se signálovými procesory). Radix spol. s.r.o, Praha 1998. ISBN 80-86031-18-7 (In Czech) (CS)
Smékal, Z., Sysel, P. Signálové procesory. 1. vydání. Praha: Sdělovací technika, 2006. 283 s. ISBN 80-86645-08-8 (CS)

Zařazení předmětu ve studijních plánech

  • Program EEKR-M magisterský navazující

    obor M-SVE , 1. ročník, zimní semestr, volitelný mimooborový
    obor M-BEI , 2. ročník, zimní semestr, volitelný mimooborový
    obor M-EST , 2. ročník, zimní semestr, volitelný oborový
    obor M-TIT , 2. ročník, zimní semestr, volitelný oborový

  • Program EEKR-CZV celoživotní vzdělávání (není studentem)

    obor ET-CZV , 1. ročník, zimní semestr, volitelný oborový

Typ (způsob) výuky

 

Přednáška

39 hod., nepovinná

Vyučující / Lektor

doc. Ing. Petr Sysel, Ph.D.

Osnova

1. Dělení do generací, společné vlastnosti signálových procesorů, von Neumannova a harvardská architektura, paralelní architektura.
2. Formáty zobrazení čísel, vlastnosti signálových procesorů s pevnou řádovou čárkou.
3. Vliv kvantování na implementaci číslicových filtrů.
4. Implementace číslicových filtrů typu FIR a IIR v signálových procesorech.
5. Implementace algoritmu rychlé Fourierovy transformace.
6. Architektura signálových procesorů firmy Freescale, aritmeticko-logická jednotka.
7. Adresovací jednotka, modulo adresování, bitově reverzní adresování.
8. Řadič programu, časový popis činnosti, zřetězené zpracování instrukcí, hardwarové cykly.
9. Sběrnice, připojení vnějších prvků.
10. Periferie na čipu, řadič DMA, obsluha přerušení.
11. Skladba a zápis programu v asembleru.
12. Návaznost na vyšší programovací jazyky, vývojová prostředí, intrinsic funkce, pragma příkazy.
13. Prostředky simulace a emulace.

Laboratorní cvičení

26 hod., povinná

Vyučující / Lektor

Ing. Vít Daněček
Ing. Jan Malý

Osnova

Integrovaná vývojová prostředí pro signálové procesory, základní direktivy překladače.
Aritmetika v pevné řádové čárce, realizace násobení, saturace.
Jádro signálového procesoru 56F8367, příklady použití registrů procesoru.
Implementace výpočtu polynomiálních funkcí.
Adresovací jednotka, implementace funkcí pomocí tabulky hodnot (lookup table).
Nepřímá adresace, implementace lineárního a cyklického adresování.
Hardwarové cykly DO, implementace číslicového filtru typu FIR.
Implementace číslicových filtrů typu IIR.
Bitově reverzní adresování, implementace algoritmu FFT.
Jednotka řízení programu, implementace obsluhy přerušení.
Periferie na čipu, implementace komunikace po sériové lince.
Čítač, časovač, příklady použití.
Implementace komunikace DSP s externími A/D a D/A převodníky.
Odevzdání samostatných projektů.

Laboratorní úlohy budou probíhat na vývojových kitech firmy Motorola 56F8367 a firmy Texas Instruments TMS320C6416. K dispozici jsou laboratorní přístroje: generátory Agilent 33220A, osciloskopy HP 54600B, logický analyzátor HP54620A a spektrální analyzátor HP35665A.