Přístupnostní navigace
E-přihláška
Vyhledávání Vyhledat Zavřít
Detail předmětu
FEKT-BPC-DE1Ak. rok: 2025/2026
Předmět Digitální elektronika 1 poskytuje úvod do základů digitální techniky. Účastníci a účastnice kurzu se seznámí s Booleovou algebrou, navrhováním a analýzou kombinačních a sekvenčních obvodů. Praktická část zahrnuje programování FPGA obvodů pomocí jazyka VHDL, kde si osvojí implementaci obvodů typu hradlo, registr, čítač a stavový automat. Předmět klade důraz na propojení teoretických znalostí s praktickými dovednostmi. Osoba, která absolvuje předmět se naučí: • Základy digitálních obvodů a kombinační logiky • Principy sekvenčních obvodů a konečných automatů • Navrhovat a analyzovat logické obvody, jako jsou hradla, registry, čítače a stavové automaty • Sestavovat kódy ve VHDL pro programování FPGA obvodů • Navrhovat testbenche ve VHDL pro ověření funkčnosti digitálních obvodů
Jazyk výuky
Počet kreditů
Garant předmětu
Zajišťuje ústav
Vstupní znalosti
Výhodou jsou zkušenosti s některým programovacím jazykem, ideálně zaměřeným na technické nebo vědecké výpočty (např. Python, MATLAB) a základní povědomí o digitálních systémech a jejich aplikacích.
Pravidla hodnocení a ukončení předmětu
Z celkového počtu 100 bodů lze 20 získat během semestru (10 - projekt ve VHDL, 10 - laboratorní cvičení) a 80 ze závěrečné zkoušky (70 - písemná část, 10 - ústní část). Pro úspěšné absolvování předmětu je třeba získat zápočet, složit zkoušku a celkově obdržet 50 bodů nebo více.
Učební cíle
Cílem předmětu je seznámit účastníky a účastnice s Booleovou algebrou, navrhováním a analýzou kombinačních a sekvenčních obvodů. Praktická část zahrnuje programování FPGA obvodů pomocí jazyka VHDL, kde si osvojí implementaci obvodů typu hradlo, registr, čítač a stavový automat.
Studijní opory
Základní studijní materiály jsou dostupné v e-learningu VUT. Doporučená (anglická) studijní literatura je dostupná v knihovně VUT.
Základní literatura
Zařazení předmětu ve studijních plánech
specializace AUDB-ZVUK , 2 ročník, letní semestr, povinně volitelnýspecializace AUDB-TECH , 2 ročník, letní semestr, povinný
Přednáška
Vyučující / Lektor
Osnova
1 - Úvod do digitálních systémů
2 - Reprezentace a minimalizace logických funkcí
3 - Implementace logických funkcí
4 - Hazardy v kombinačních obvodech
5 - Sekvenční logické obvody
6 - Asynchronní a synchronní čítače
7 - Stavové automaty, Verzovací systémy
Cvičení na počítači
1 - Úvod do VHDL a Vivado
2 - Kombinační logické obvody
3 - Dekodér 7segmentového displeje
4 - Aritmetické obvody (rekapitulace předchozích cvičení)
5 - Binární čítač
6 - LFSR čítač
7 – FSM a ošetření zákmitů tlačítka
8 - VHDL projekt
9 - VHDL projekt
10 - VHDL projekt
11 - VHDL projekt
12 - Prezentace projektu
Laboratorní cvičení