Detail předmětu

Architektura procesorů

FIT-ACHAk. rok: 2013/2014

Předmět pokrývá architekturu univerzálních i specializovaných procesorů. Paralelismus na úrovni instrukcí (ILP) je studován na procesorech skalárních, superskalárních a VLIW. Dále jsou probrány procesory s vláknovým paralelismem (TLP). Datový paralelismus je ilustrován na vektorových procesorech, SIMDových instrukcích a na grafických procesorech (SIMT).  Probírají se základní techniky paralelizace výpočtů na GPU (CUDA). Další specializované procesory probírané v předmětu jsou síťové, signálové a nízkopříkonové.

Jazyk výuky

čeština

Počet kreditů

5

Garant předmětu

prof. Ing. Václav Dvořák, DrSc.

Zajišťuje ústav

Ústav počítačových systémů (UPSY)

Výsledky učení předmětu

Přehled mikroarchitektury procesorů a jejich trendů, dovednost porovnat procesory a simulovat vhodnými nástroji vliv změn v jejich architektuře. Znalosti o architektuře a obvodové podpoře paralelního zpracování na grafických procesorech využitelné pro akceleraci výpočtů.

Prerekvizity

Architektura počítače typu von Neumann, hierarchická organizace paměťového systému, programování v JSI, činnost a funkce kompilátoru

Plánované vzdělávací činnosti a výukové metody

Výuka předmětu je realizována formou: Přednáška - 3 vyučovací hodiny týdně, Projekty - 1 vyučovací hodina týdně.

Způsob a kritéria hodnocení

Získání 20 ze 40 bodů za projekty a půlsemestrální písemku.

Osnovy výuky

    Osnova přednášek:
    • Skalární procesory. Zřetězené zpracování instrukcí a instrukční závislosti. Architektura typického procesoru.
    • Řetězové zpracování s asistencí kompilátoru. Superskalární CPU. Dynamické plánování instrukcí, predikce skoků.
    • Pokročilé techniky superskalárního zpracování: přejmenování registrů, tok dat přes paměťovou hierarchii.
    • Optimalizace načítání dat a instrukcí. Příklady procesorů.
    • Procesory VLIW. SW řetězení, predikace, binární překlad.
    • Paralelismus na úrovni vláken, multivláknové procesory, síťové procesory.
    • Procesory s podporou datového paralelismu, vektorové jednotky. 
    • SIMDová rozšíření SWAR, GPU a SIMT.
    • Architektura grafických jednotek GPU.
    • Paralelní výpočty na GPU, zpracování toků, CUDA/OpenCL.
    • Multimediální procesory, procesor Cell . 
    • Signálové procesory   
    • Nízkopříkonové procesory.

    Osnova numerických cvičení:
    Numerická cvičení u předmětu nejsou plánována.
    Osnova ostatní - projekty, práce:
    • Superskalární technika zpracování instrukcí (simulátor SuperScalar)
    • Simulace výkonnosti paměťové hierarchie.
    • GPGPU, programovací úloha. 

Učební cíle

Seznámit se s architekturou nejnovějších procesorů pracujících s paralelismem na úrovni instrukcí či vláken. Ujasnit si úlohu překladače a jeho spolupráci s procesorem. Získat schopnost orientovat se v nabídce mikroprocesorů, dovést je hodnotit a porovnávat. Dále se seznámit s architekturou grafických procesorů a jejich použitím pro akceleraci výpočtů (GPGPU), se signálovými procesory a s technikami použitými u nízkopříkonových procesorů pro mobilní aplikace.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Vyhodnocení třech malých projektů v rozsahu 4 hodin každý, půlsemestrální písemka.

Základní literatura

Baer, J.L.: Microprocessor Architecture. Cambridge University Press, 2010, 367 s., ISBN 978-0-521-76992-1. Hennessy, J.L., Patterson, D.A.: Computer Architecture - A Quantitative Approach. 5. vydání, Morgan Kaufman Publishers, Inc., 2012, 1136 s., ISBN 1-55860-596-7.  Kirk, D., and Hwu, W.: Programming Massively Parallel Processors: A Hands-on Approach, Elsevier, 2010, s. 256, ISBN: 978-0-12-381472-2 Jeffers, J., and Reinders, J.: Intel Xeon Phi Coprocessor High Performance Programming, 2013, Morgan Kaufmann, p. 432), ISBN: 978-0-124-10414-3

Doporučená literatura

aktuální PPT prezentace přednášek http://inst.eecs.berkeley.edu/~cs152/sp13/https://www.anandtech.comAgner Fog: Software optimization resourcesIntel Architecture Optimization ManualNvidia CUDA SDK Manual

Zařazení předmětu ve studijních plánech

  • Program IT-MGR-2 magisterský navazující

    obor MBS , 0 ročník, zimní semestr, povinně volitelný
    obor MIN , 0 ročník, zimní semestr, volitelný
    obor MIS , 0 ročník, zimní semestr, volitelný
    obor MMI , 0 ročník, zimní semestr, povinně volitelný
    obor MMM , 0 ročník, zimní semestr, volitelný
    obor MPV , 2 ročník, zimní semestr, povinný
    obor MBI , 0 ročník, zimní semestr, volitelný
    obor MGM , 2 ročník, zimní semestr, volitelný
    obor MSK , 0 ročník, zimní semestr, volitelný

Typ (způsob) výuky

 

Přednáška

39 hod., nepovinná

Vyučující / Lektor

prof. Ing. Václav Dvořák, DrSc.

Osnova

  • Skalární procesory. Zřetězené zpracování instrukcí a instrukční závislosti. Architektura typického procesoru.
  • Řetězové zpracování s asistencí kompilátoru. Superskalární CPU. Dynamické plánování instrukcí, predikce skoků.
  • Pokročilé techniky superskalárního zpracování: přejmenování registrů, tok dat přes paměťovou hierarchii.
  • Optimalizace načítání dat a instrukcí. Příklady procesorů.
  • Procesory VLIW. SW řetězení, predikace, binární překlad.
  • Paralelismus na úrovni vláken, multivláknové procesory, síťové procesory.
  • Procesory s podporou datového paralelismu, vektorové jednotky. 
  • SIMDová rozšíření SWAR, GPU a SIMT.
  • Architektura grafických jednotek GPU.
  • Paralelní výpočty na GPU, zpracování toků, CUDA/OpenCL.
  • Multimediální procesory, procesor Cell . 
  • Signálové procesory   
  • Nízkopříkonové procesory.

Projekt

13 hod., nepovinná

Vyučující / Lektor

prof. Ing. Václav Dvořák, DrSc.