IP core pro generování laditelných budicích syntetizovatelných signálů

IP core for generation of synthesized tunable reference signals

Software

Jádro generátoru harmonického a trojúhelnikového signálu je určeno pro měřící a testovací účely zejména v senzorických aplikacích. Jedná se o funkční model v jazyce VHDL. Výhodou je vysoká přenositelnost a kompatibilita mezi všemi obvody FPGA. Jádro je možné implementovat také na čip.

Harmonic and triangle Generator IP core is designed for measurements and testing of circuits. Core is described in VHDL language. Main advantage is portability and compactibility on all FPGA chips. The core can be also implemented on chip.

sensors, programmable circuits

sensors, programmable circuits

T10/5.27

výsledek využívá pouze poskytovatel

Využití výsledku jiným subjektem je možné bez nabytí licence (výsledek není licencován)

http://www.umel.feec.vutbr.cz/vyzkum/vysledky/software/