Přístupnostní navigace
E-přihláška
Vyhledávání Vyhledat Zavřít
Detail publikačního výsledku
TIŠNOVSKÝ, P.; HEROUT, A.; ZEMČÍK, P.
Originální název
Cache-Based Parallel Particle Rendering Engine
Anglický název
Druh
Článek recenzovaný mimo WoS a Scopus
Originální abstrakt
Current hardware graphics rendering engines efficiently process hugeamount of triangle data, but are not as suitable when operating onpoint-based scenes. This paper presents an architectural design forpoint-based rendering. We are using a previously developed hardwaremodel featuring FPGA, DSP and CAM memory.
Anglický abstrakt
Klíčová slova
particle, surfel, particle renderer, particle rendering engine, FieldProgrammable Gate Array - FPGA, Content Addressable Memory - CAM,Digital Signal Processor - DSP, Programmable Switching Matrix - PSM,Configurable Logic Block - CLB, cache, spatial data locality
Klíčová slova v angličtině
Autoři
Vydáno
22.09.2003
Kniha
Electronics Letters
ISSN
1213-161X
Periodikum
ElectronicsLetters.com - http://www.electronicsletters.com
Svazek
2003
Číslo
1
Stát
Česká republika
Strany počet
8
BibTex
@article{BUT42291, author="Pavel {Tišnovský} and Adam {Herout} and Pavel {Zemčík}", title="Cache-Based Parallel Particle Rendering Engine", journal="ElectronicsLetters.com - http://www.electronicsletters.com", year="2003", volume="2003", number="1", pages="8", issn="1213-161X" }