Detail publikačního výsledku

Design of Integer Phase Locked Loop

HÁZE, J.; VRBA, R.; FUJCIK, L.; PROKOP, R.

Originální název

Design of Integer Phase Locked Loop

Anglický název

Design of Integer Phase Locked Loop

Druh

Stať ve sborníku v databázi WoS či Scopus

Originální abstrakt

The paper describes the design procedure of phase locked loop (PLL). This PLL is used in band-pass sigma-delta modulator to synchronise the input slow sine-wave signal with driving clock of modulator. It generates 62,5 kHz rectangle driving signal. The paper also shows simulation results, which confirm the design process .

Anglický abstrakt

The paper describes the design procedure of phase locked loop (PLL). This PLL is used in band-pass sigma-delta modulator to synchronise the input slow sine-wave signal with driving clock of modulator. It generates 62,5 kHz rectangle driving signal. The paper also shows simulation results, which confirm the design process .

Klíčová slova

phase locked-loop

Klíčová slova v angličtině

phase locked-loop

Autoři

HÁZE, J.; VRBA, R.; FUJCIK, L.; PROKOP, R.

Vydáno

16.12.2007

Nakladatel

Novotný

Místo

Brno

ISBN

978-80-214-3534-6

Kniha

MIKROSYN. Nové trendy v mikroelektronických systémech a nanotechnologiích.. Seminář o výsledcích výzkumného záměru MSM 0021630503 v roce 2007. Sborník příspěvků

Strany od

27

Strany do

34

Strany počet

7

BibTex

@inproceedings{BUT28635,
  author="Jiří {Háze} and Radimír {Vrba} and Lukáš {Fujcik} and Roman {Prokop}",
  title="Design of Integer Phase Locked Loop",
  booktitle="MIKROSYN. Nové trendy v mikroelektronických systémech a nanotechnologiích.. Seminář o výsledcích výzkumného záměru MSM 0021630503 v roce 2007. Sborník příspěvků",
  year="2007",
  pages="27--34",
  publisher="Novotný",
  address="Brno",
  isbn="978-80-214-3534-6"
}