Detail projektu

Nové přístupy k návrhu aplikací programovatelných logických obdvodů - F1

Období řešení: 1.1.2001 — 31.12.2001

Zdroje financování

Ministerstvo školství, mládeže a tělovýchovy ČR - Fond rozvoje vysokých škol (FRVŠ)

Označení

0165

Originální jazyk

čeština

Řešitelé

Kolouch Jaromír, doc. Ing., CSc. - hlavní řešitel

Útvary

Ústav radioelektroniky
- odpovědné pracoviště (1.1.1989 - nezadáno)
Ústav radioelektroniky
- příjemce (1.1.2001 - 31.12.2001)

Výsledky

HOLEC, A. New FPGA architectures. In Research in telecomunication technology 2001. Lednice: 2001. ISBN: 80-314-1938-5.
Detail

KOLOUCH, J. Programmable Logic Devices – facultative course at the IREL BUT. In Applied Electronics 2001. Plzeň: Západočeská univerzita Plzeň, 2001. p. 1-4. ISBN: 80-7082-758-0.
Detail

KOLOUCH, J., MOLNÁR, K. Nové přístupy k návrhu aplikací programovatelných logických obvodů. 1. 2001. 25 s.
Detail

KOLOUCH, J. Programovatelné logické obvody. Příklady konstrukcí a poznámky k práci s jazykem VHDL. Programovatelné logické obvody. Příklady konstrukcí a poznámky k práci s jazykem VHDL. Brno: VUT v Brně, Fakulta elektrotechniky a informatiky, Ústav radioelektroniky, 2001. 56 s. ISBN: 80-214-1966-0.
Detail

KOLOUCH, J. Behavioral VHDL Description of the Gray-Code Counters. In Radioelektronika 2001, Conference Proceedings. Brno: ÚREL FEI VUT v Brně, 2001. p. 70-73. ISBN: 80-214-1861-3.
Detail

Odpovědnost: Kolouch Jaromír, doc. Ing., CSc.