Přístupnostní navigace
E-přihláška
Vyhledávání Vyhledat Zavřít
Detail projektu
Období řešení: 01.01.2010 — 31.12.2010
Zdroje financování
Vysoké učení technické v Brně - Vnitřní projekty VUT
- plně financující (2010-01-01 - 2010-12-31)
O projektu
Podstatou práce je vytvoření řetězového převodníku AD na tranzistorové úrovni moderními obvodovými principy v technologii CMOS. Bude zkoumána řada chyb vznikajících především v obvodech spínaných kapacitorů a operačních zesilovačů. Bude aplikována řada již ověřených metod včetně vyhodnocení, aby bylo možné později v rámci dizertační práce vyvinout novou metodu kompenzace chyb a tím dosáhnout především vyšší rozlišovací schopnost a nižší spotřebu řetězového převodníku AD.
Označení
FEKT-J-10-2
Originální jazyk
čeština
Řešitelé
Kledrowetz Vilém, doc. Ing., Ph.D. - hlavní řešitelHáze Jiří, doc. Ing., Ph.D. - spoluřešitel
Útvary
Ústav mikroelektroniky- interní (01.01.2010 - 31.12.2010)Fakulta elektrotechniky a komunikačních technologií- příjemce (01.01.2010 - 31.12.2010)
Výsledky
KLEDROWETZ, V.; HÁZE, J. Analysis of Non-ideal Effects of Pipelined ADC by Using MATLAB - Simulink. In Advances In Sensors, Signals And Materials. Portugal: WSEAS Press, 2010. p. 85-88. ISBN: 978-960-474-248-6.Detail
KLEDROWETZ, V.; HÁZE, J. Basic Block of Pipelined ADC Design Requirements. Radioengineering, 2011, vol. 2011, no. 1, p. 234-238. ISSN: 1210-2512.Detail
KLEDROWETZ, V. Pipelined ADC Design Requirements. In Proceedings of the 17th Conference STUDENT EEICT 2011. vol. 3. Brno: NOVPRESS s.r.o., 2011. p. 407-411. ISBN: 978-80-214-4273-3.Detail