Přístupnostní navigace
E-přihláška
Vyhledávání Vyhledat Zavřít
Detail publikačního výsledku
STRAKA, M.; KOTÁSEK, Z.; WINTER, J.
Originální název
Digital Systems Architectures Based on On-line Checkers
Anglický název
Druh
Stať ve sborníku mimo WoS a Scopus
Originální abstrakt
In this paper, we present a methodology for generatingVHDL descriptions of hardware checkers is presented. It isshown how the methodology can be used to generate on-linecheckers of communication protocols, counters, decoders,registers, comparators, etc. It is also demonstrated how achecker for more complex structures can be developed. Wedescribe the possibilities of utilizing this approach in the designof Fault Tolerant Systems (FTS). Experimental resultsin terms of FPGA resources needed to synthesize differenttypes of checkers are presented.
Anglický abstrakt
Klíčová slova
Fault Tolerant Systems, simple circuit, checker, FPGA, on-line testing, protocols
Klíčová slova v angličtině
Autoři
Rok RIV
2010
Vydáno
13.05.2008
Nakladatel
IEEE Computer Society
Místo
Parma
ISBN
978-0-7695-3277-6
Kniha
11th EUROMICRO Conference on Digital System Design DSD 2008
Strany od
81
Strany do
87
Strany počet
8
URL
https://www.fit.vut.cz/research/publication/8621/
BibTex
@inproceedings{BUT27769, author="Martin {Straka} and Zdeněk {Kotásek} and Jan {Winter}", title="Digital Systems Architectures Based on On-line Checkers", booktitle="11th EUROMICRO Conference on Digital System Design DSD 2008", year="2008", pages="81--87", publisher="IEEE Computer Society", address="Parma", isbn="978-0-7695-3277-6", url="https://www.fit.vut.cz/research/publication/8621/" }
Dokumenty
dsd08