Přístupnostní navigace
E-application
Search Search Close
Master's Thesis
Author of thesis: Bc. Dušan Kvasničák
Acad. year: 2025/2026
Supervisor: doc. Ing. Petr Fiedler, Ph.D.
Reviewer: Ing. František Rusnák
IEEE 1588, PTP, gPTP, Single Pair Ethernet, 100BASE-T1, STM32F439, time synchronization
Single Pair Ethernet, Precision Time Protocol, IEEE 1588, 10BASE-T1L, 10BASE-T1S, time synchronization
Date of defence
09.06.2026
Result of the defence
Defended (thesis was successfully defended)
Grading
C
Process of defence
Student obhájil diplomovou práci s výhradami. V rámci obhajoby dokázal přesvědčit komisi o správnosti svých postupů a navrženého řešení. V průběhu odborné rozpravy reagoval na dotazy oponenta ohledně přesnosti krystalu a výběru procesoru. Zodpověděl otázku na použitý regulátor.
Language of thesis
Slovak
Faculty
Fakulta elektrotechniky a komunikačních technologií
Department
Department of Control and Instrumentation
Study programme
Cybernetics, Control and Measurements (MPC-KAM)
Composition of Committee
prof. Dr. Ing. Alexandr Štefek, Dr. (předseda) doc. Ing. Petr Fiedler, Ph.D. (místopředseda) Ing. Tomáš Macho, Ph.D. (člen) Ing. Stanislav Pikula, Ph.D. (člen) Ing. Soňa Šedivá, Ph.D. (člen) Ing. Radek Štohl, Ph.D. (člen) Ing. et Ing. Lukáš Zezula, Ph.D. (člen)
Supervisor’s reportdoc. Ing. Petr Fiedler, Ph.D.
Grade proposed by supervisor: B
Reviewer’s reportIng. František Rusnák
Grade proposed by reviewer: D
Responsibility: Mgr. et Mgr. Hana Odstrčilová