Student se věnoval řešení konkrétního problému specifikovaného společností ERA. Technickou stránku diplomové práce konzultoval výhradně se svým odborným vedoucím, Ing. Röszlerem. Hodnocení odborného vedoucího:
Lukáš Kříž během semestru navazoval na výsledky ze semestrálního projektu, aktivně se práci věnoval, vyhledával konzultace při zvažování dalšího postupu. Prostudoval dostatečně podrobně problematiku celého digitálního řetězce sekundárního radaru od parametrů digitalizace, přes přenos vzorků do FPGA, návrh směšování, filtrace a výsledný odhad amplitudového průběhu s cílem co nejlépe detekovat pulzní průběh radarového signálu.
Vybral metody zpracování na FPGA vhodné pro danou aplikaci a porovnal výsledky jednotlivých variant. Měření a vyhodnocení probíhalo v laboratoři s generovaným i reálným signálem z antény. Výstupy získané v jednotlivých místech řetězce byly dále analyzovány, ve výsledcích jsou parametry signálu, časové průběhy i kmitočtové charakteristiky a parametry dané varianty implementace řetězce.

Návrh řetězce a výsledky měření jsou přehledně zpracovány a formálně je práce na dobré úrovni, je dostatečně podrobná a je zde poměrně rozsáhle zhodnocení navržených metod a výsledků z měření. Asi jediné co mohu vytknout je, že všechny varianty jsou vhodně kombinované běžně používané metody, nebyla vybrána žádná moderní nebo experimentální technika ve zpracování v řetězci, nejzajímavější je použiti přizpůsobeného filtru a srovnání koherentní a nekoherentní metody zapojení v řetězci. Points proposed by supervisor: 85

Student měl za úkol provést realistickou simulaci řetězce zpracování signálu ADS-B a následně tento řetězec implementovat na poskytnuté platformě založené na obvodu FPGA. V úvodu práce je popsán systém ADS-B a modulace, které používá. Následuje porovnání různých architektur přijímačů (kapitola 2.2), které je velmi povrchní a vychází z obecných vlastností, které se uvádí v literatuře. Pro konkrétní aplikaci (zde ADS-B) nelze snadno stanovit výhodnost konkrétní varianty bez důkladné analýzy. Soupis výhod a nevýhod je nepřesný, zavádějící, v rámci jedné varianty lze nalézt navzájem si protiřečící výhody a nevýhody (typicky příkon v kapitole 2.2.2), a celkově popis budí pochybnosti o tom, zda student problematice porozuměl. Silně zde postrádám bloková schémata jednotlivých variant přijímacího řetězce.
Vybranou architekturu student dále popisuje, uvádí možné zdroje zkreslení přijímaného signálu a parametry pro hodnocení kvality signálu (SINAD, SNR). Očekával bych, že zde budou zmíněny alespoň některé konkrétnější požadavky, a ne jen ty elementární (šířky pásma). Naopak je zmíněna vzorkovací frekvence 100 MHz, na které má pracovat „zpracovatelský řetězec“ v FPGA, ale tato volba není nijak zdůvodněna.
V kapitole 3 je popsán řetězec zpracování signálu vytvořený v jazyce Python. Obsahuje také část popisující implementaci v FPGA (kapitola 3.4), ale z textu není zřejmé, zda student tuto část také simuloval pomocí Pythonu nebo jinak. Parametry řetězce pro zpracování jsou uvedeny bez zdůvodnění jejich volby (šířky pásma, bitové šířky...). Zmíněno je možné použití váhovacích oken (Hamming, Blackman...),ale zda je některé z nich použito student neuvádí. Obrázek 3.9 prezentuje chybový signál, patrně způsobený fázovým šumem prezentovaným na obrázku 3.8, ale zcela chybí popis parametrů, časové osy grafů neodpovídají, a chybí jakékoliv zhodnocení. Výsledky simulace jsou minimalistické, nejsou dále vyžity, a kapitola tak působí samoúčelně.
V kapitole 4 se student věnuje hardwarové implementaci a měřením. Popis je velmi nesourodý (nastavení obvodu pro generování hodinového signálu, měření parametrů ADC, implementace řetězce v FPGA) a neposkytuje čtenáři logickou osu, kterou by mohl sledovat.
V tabulce 4.6 prezentuje měření úspěšnosti detekce jedné z metod. Naprosto ale nerozumí důvodu volby kroku amplitudy vstupního signálu – v oblasti velmi nízkých a velmi malých výkonů, kde detekce nefunguje vůbec nebo zcela správně, student volí velmi malý krok změny amplitudy (1 dB). Naopak oblasti, kde detektor začíná být schopen provádět spolehlivou detekci, student vůbec neproměřil; amplituda je nastavena na hodnotu, kde algoritmus ještě vůbec nefunguje (-85 dB), a poté skokem o 25 dB na hodnotu, kde již spolehlivě funguje (-60 dB). Totéž provádí pro další metody.
Vzájemné porovnání navržených metod je sice provedeno (kapitola 4.4.5), ale postrádám porovnání s jinde publikovanými výsledky – není zřejmé nakolik je prezentovaná implementace efektivní (především z hlediska nároků na prostředky FPGA).
Z poslední kapitoly je patrné, že se studentovi podařilo implementovat všechny navržené metody, a ověřit jejich funkčnost. Bohužel nepopisuje aparaturu, která byla k experimentům použita. V závěru student vyzdvihuje jako jeden z hlavních přínosů úpravu konfigurace DDS bloku pro odstranění problému phase overlay, nicméně v práci jsem o tom zmínku nenašel.
Z formálního hlediska je práce na nižší úrovni. V práci se vyskytuje technicky nepřesné vyjadřování ("Filtr snižuje nežádoucí signály mimo propustné pásmo..."), student se pokouší dost neobratně překládat anglické výrazy (signálově-šumový a zkreslovací poměr - SINAD), náhodně používá různé výrazy pro stejné věci (jitter x fázový šum, mixer x směšovač) a zaměňuje některé pojmy (výkon x příkon). Topics for thesis defence:

1. Na obrázku 3.18 prezentujete optimální nastavení rozhodovací úrovně. Považujete takto zvolenou úroveň za správnou? Vysvětlete princip volby úrovně, tedy fungování vámi zmíněného algoritmu adaptivního prahování.
2. Na obrázku 4.12 prezentujete nevhodnou charakteristiku a odezvu FIR filtru. Jak by měla vypadat vhodná charakteristika FIR filtru a příslušná časová odezva na vámi zkoumaný signál?
3. V kapitole 3.2.1 popisujete modelování šumu LNA. Vysvětlete vzorec uvedený na konci této kapitoly a způsob, jak jej v modelu využíváte.

Points proposed by reviewer: 70