Bachelor's Thesis
Adaptation of Zephyr RTOS and Sound Open Firmware on a HiFi4 DSP of the NXP i.MX RT685 MCU
Final Thesis 1.2 MBAuthor of thesis: Bc. Vít Staniček
Acad. year: 2023/2024
Supervisor: Ing. Václav Šimek
Reviewer: Ing. Josef Strnadel, Ph.D.
Abstract:This thesis analyzes the specifics of the i.MX RT685 microcontroller made by NXP Semiconductors, the Cadence Tensilica HiFi 4 DSP processing core implemented in it and describes an effort of porting the Zephyr RTOS along with Sound Open Firmware to that platform. An application demonstrating an audio processing pipeline on those technologies is implemented in this work as well. The thesis is motivated by the aim to both efficiently implement digital audio processing techniques and streamline their use on the said device.
microcontroller, embeddded system, digital signal processing, operating system
Date of defence
13.06.2024
Result of the defence
Defended (thesis was successfully defended)
Grading
B
Process of defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných, např. ohledně důvodů vedoucích k pouze částečnému zprovoznění DSP funkcionality. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm B - velmi dobře.
Topics for thesis defence
- Na konci podkap. 9.1 (obdobně podkap. 8.1) uvádíte, že pomocí debuggeru je možno, čtením příslušného bufferu, ověřit generovaný průběh sinusového tvaru - vhodně toto tvrzení podložte (např. fotografií či snímkem obrazovky).
- V podkap. 9.2 základně charakterizujete předložené řešení z paměťového hlediska; stručně toto řešení charakterizujte z časového hlediska (např. latence spojené s voláním a prováděním služeb Zephyr/IPC, správou výjimek/přerušení, přístupem k bufferu, vytvořením/řízením zřetězené linky (pipeline) či host/tone komponenty).
- Stručně shrňte implementační činnosti, vč. odhadu jejich náročnosti, nezbytné k tomu, aby byl realizační výstup schopen generovat signál obecnějšího, ideálně libovolného, průběhu.
Language of thesis
English
Faculty
Department
Study programme
Information Technology (BIT)
Composition of Committee
doc. RNDr. Milan Češka, Ph.D. (předseda)
doc. Ing. Vladimír Janoušek, Ph.D. (člen)
Ing. Vladimír Bartík, Ph.D. (člen)
doc. Ing. Jan Kořenek, Ph.D. (člen)
doc. Ing. Michal Španěl, Ph.D. (člen)
Supervisor’s report
Ing. Václav Šimek
Grade proposed by supervisor: B
Reviewer’s report
Ing. Josef Strnadel, Ph.D.
Grade proposed by reviewer: B
Responsibility: Mgr. et Mgr. Hana Odstrčilová