Cílem navrhovatelů projektu je návrh, implementace a ověření metodik návrhu číslicových obvodů založených na postupech, které je možné považovat za nové, nestandardní a doposud nevyužívané v návrhových systémech. Pozornost bude zaměřena především na využití a kombinaci biologií inspirovaných technik a formálních postupů.  Cíle projektu jsou stanoveny takto: 1.  Identifikovat vhodné biologií inspirované techniky pro syntézu číslicových systémů. 2. Vytvořit biologií inspirované metodiky využitelné při těchto činnostech souvisejících s návrhem číslicových obvodů: návrh a syntéza obvodu, analýza testovatelnosti a návrh snadno testovatelných obvodů, zajištění adaptability obvodu během jeho činnosti, zajištění odolnosti proti poruchám během činnosti obvodu. 3. Definovat principy využití formálních postupů při syntéze číslicových systémů, zaměřit se především na systémy na bázi IP jader (IP core). 4. Vytvořit formální postupy využitelné při těchto činnostech souvisejících s návrhem číslicových obvodů: návrh a syntéza číslicových obvodů, analýza testovatelnosti a návrh snadno testovatelných obvodů. 5. Vytvoření metodik založených ma sloučení obou technik umožňující vytvořit biologií inspirované techniky zohledňující aspekty testovatelnosti. 6. Účinnost metodik ověřit na testovacích (benchmark) obvodech a na praktických návrzích.

Description in English
The goal of the project is to develop, implement and verify methodologies based on approaches which are new, non-standard and not utilised in design systems yet. Our attention will be mainly paid to utilisation of biology inspired techniques and formal approaches and their merging. The objectives of the project are formulated in the following way: 1. The identification of biology inspired techniques applicable for the synthesis of digital systems. 2. The development of biology inspired methodologies to be utilised in the following procedures during a  digital  synthesis: design and synthesis, testability analysis and synthesis for testability, adaptability of the system during its operation, providing fault tolerance during system operation. 3. The definition of utilising the principles of formal approaches during a digital system synthesis, the main attention will be paid especially to IP core based systems. 4. The development of formal approaches to be utilised in the following procedures during the design of digital systems: design and synthesis, testability analysis and synthesis for testability. 5. The development of methodologies based on merging both techniques enabling to create biology inspired techniques reflecting testability aspects. 6. The verification of the methodologies on benchmark circuits and practical designs.

Keywords
syntéza číslicových systémů, diagnostika číslicových systémů

Key words in English
digital system synthesis, digital system diagnostics

GA102/04/0737

Czech

Kotásek Zdeněk, doc. Ing., CSc. - principal person responsible
Bryan Luděk, Ing., Ph.D. - fellow researcher
Mika Daniel, Ing., Ph.D. - fellow researcher
Pečenka Tomáš, Ing., Ph.D. - fellow researcher
Tupec Pavel, Ing. - fellow researcher

Department of Computer Systems
- responsible department (3.3.2004 - not assigned)
Faculty of Information Technology
- responsible department (13.5.2004 - not assigned)
Dependable Digital Systems Research Group
- internal (3.3.2004 - 31.12.2006)
Faculty of Information Technology
- co-beneficiary (3.3.2004 - 31.12.2006)
Faculty of Information Technology
- beneficiary (13.5.2004 - not assigned)

HERRMAN, T. Metodika aplikace testu obvodu založená na identifikaci testovatelných bloků. Brno: 2011. s. 0-0.
Detail

ŠKARVADA, J. Optimalizace aplikace testu číslicových systémů pro nízký příkon. Brno: Ústav počítačových systémů FIT VUT v Brně, 2009. s. 0-0.
Detail

SEKANINA, L. Evolutionary Approach to the Implementation Problem. Brno: Faculty of Information Technology BUT, 2006. p. 0-0.
Detail

STRNADEL, J. Analýza a zlepšení testovatelnosti číslicového obvodu na úrovni meziregistrových přenosů. Brno: 2004. s. 0-0.
Detail

PEČENKA, T. Prostředky a metody pro automatické generování testovacích obvodů. Brno: Fakulta informačních technologií VUT v Brně, 2008. 141 s. ISBN: 978-80-214-3603-9.
Detail

BIDLO, M. Vývojové modely pro evoluční návrh logických obvodů. Brno: Ústav počítačových systémů FIT VUT v Brně, 2005. s. 1 ( s.)
Detail

BIDLO, M. A Developmental Method for Construction of Arbitrarily Large Sorting Networks and Adders. Brno: Faculty of Information Technology BUT, 2005. p. 1-8.
Detail

DRÁBEK, V.; KOTÁSEK, Z. Handbook of Testing Electronic Systems. In Handbook of Testing Electronic Systems. Praha: Czech Technical University Publishing House, 2005. p. 235-243. ISBN: 80-01-03318-X.
Detail

SEKANINA, L.; FRIEDL, Š. An Evolvable Combinational Unit for FPGAs. Computing and Informatics, 2004, vol. 23, no. 5, p. 461-486. ISSN: 1335-9150.
Detail

SEKANINA, L. Evolvable computing by means of evolvable components. Natural Computing, 2004, vol. 3, no. 3, p. 323-355. ISSN: 1567-7818.
Detail

VAŠÍČEK, Z.; SEKANINA, L. Evoluční návrh kombinačních obvodů. Elektrorevue - Internetový časopis (http://www.elektrorevue.cz), 2004, roč. 2004, č. 43, s. 1-6. ISSN: 1213-1539.
Detail

SEKANINA, L. Evolutionary Design Space Exploration for Median Circuits. Lecture Notes in Computer Science, 2004, vol. 2004, no. 3005, p. 240-249. ISSN: 0302-9743.
Detail

STRNADEL, J. Testability Analysis and Improvements of Register-Transfer Level Digital Circuits. Computing and Informatics, 2006, vol. 25, no. 5, p. 441-464. ISSN: 1335-9150.
Detail

SEKANINA, L.; VAŠÍČEK, Z. On the Practical Limits of the Evolutionary Digital Filter Design at the Gate Level. Applications of Evolutionary Computing. Lecture Notes in Computer Science. Berlin: Springer Verlag, 2006. p. 344-355. ISBN: 978-3-540-33237-4.
Detail

SEKANINA, L.; ZEBULUM, R. Intrinsic Evolution of Controllable Oscillators in FPTA-2. Evolvable Systems: From Biology to Hardware. Berlin: Springer Verlag, 2005. p. 98-107. ISBN: 978-3-540-28736-0.
Detail

MARTÍNEK, T.; LEXA, M.; KOŘENEK, J.; FUČÍK, O. A flexible technique for the automatic design of approximate string matching architectures. In Proc. of 2006 IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop. Praha: IEEE Computer Society, 2006. p. 83-84. ISBN: 1-4244-0184-4.
Detail

ŠKARVADA, J. Optimalizace plánování testu číslicových systémů vzhledem k příkonu. Sborník příspěvků pracovního semináře Počítačové architektury & diagnostika pro studenty doktorského studia. Bratislava: Ústav informatiky Slovenskej akadémie vied, 2006. s. 143-148. ISBN: 80-9692-0227.
Detail

PEČENKA, T. Prostředky a metody pro automatické vytváření testovacích obvodů. Sborník příspěvků pracovního semináře Počítačové architektury & diagnostika pro studenty doktorského studia. Bratislava: Ústav informatiky Slovenskej akadémie vied, 2006. s. 13-18. ISBN: 80-969202-2-7.
Detail

STRNADEL, J. On Distribution of Testability Values in Scan-Layout State-Space. Proceedings of the 7th International Scientific Conference on Electronic Computers and Informatics. Košice: The University of Technology Košice, 2006. p. 308-313. ISBN: 80-8073-598-0.
Detail

RŮŽIČKA, R. DFT Flow for RT Level Digital Circuits Using iFCoRT System. Proceedings of the Seventh International Scientific Conference Electronic Computers and Informatics ECI 2006. Košice: 2006. p. 292-297. ISBN: 80-8073-598-0.
Detail

Responsibility: Kotásek Zdeněk, doc. Ing., CSc.