Detail publikačního výsledku

Návrh a implementace jednotky pro analýzu paketů

MIKUŠEK, P.

Originální název

Návrh a implementace jednotky pro analýzu paketů

Anglický název

Design and Implementation of Processing Unit for Packet Analysis

Druh

Stať ve sborníku mimo WoS a Scopus

Originální abstrakt

Článek popisuje architekturu Header Field Extractor procesoru, který je určen pro analýzu paketů. Procesor je postaven na architektuře RISC a je řízen instrukční sadou navrženou pro rychlou analýzu paketů.

Anglický abstrakt

This paper presents architecture of Header Field Extractor processor, which is dedicated for packet analysis. It extracts specific control information from packet's headers, which are important for further packet processing. Processor is based on RISC architecture and it is controlled by instruction set dedicated for packet analysis. As a target technology the Field Programmable Gate Array (FPGA) is supposed.

Klíčová slova

RISC, FPGA, VHDL, COMBO6, analýza paketů

Klíčová slova v angličtině

RISC, FPGA, VHDL, COMBO6, packet analysis

Autoři

MIKUŠEK, P.

Vydáno

28.04.2005

Nakladatel

Vysoké učení technické v Brně

Místo

Brno

ISBN

80-214-2888-0

Kniha

Proceedings of the 11th Conference and Competition STUDENT EEICT 2005

Strany od

145

Strany do

148

Strany počet

4

BibTex

@inproceedings{BUT192636,
  author="Petr {Mikušek}",
  title="Návrh a implementace jednotky pro analýzu paketů",
  booktitle="Proceedings of the 11th Conference and Competition STUDENT EEICT 2005",
  year="2005",
  pages="145--148",
  publisher="Vysoké učení technické v Brně",
  address="Brno",
  isbn="80-214-2888-0"
}